JavaScript is currently disabled.Please enable it for a better experience of Jumi.
 Annonsera Utgivningsplan Månadsmagasinet Prenumerera Konsultguide Om oss  About / Advertise
tisdag 12 november 2019 VECKA 46
Guidelines for contributing Technical Papers: download PDF

Japansk hybridprocess bäddar för extremt strömsnåla styrkretsar.


Ladda ner artikeln här (länk, pdf).

Fler tekniska rapporter finns på etn.se/expert

I takt med att världen blir allt mer uppkopplad ställs vi inför ett stort antal motstridiga krav som vi måste balansera i våra konstruktioner.
Konsumenterna kräver allt komplexare produkter – de vill ha högre prestanda och mer avancerade funktioner. Samtidigt måste kraven vägas mot en lägre energiförbrukning hos tillämpningen, dessutom till den lägsta möjliga systemkostnaden.

När konstruktörer av styrkretsar använder de standard-CMOS-processer som finns att tillgå idag måste de ta en mängd tuffa beslut som berör deras konstruktion. De måste balansera prestanda och integration mot strömförbrukning. Det gäller särskilt med avseende på enhetens standbyström.

Vi kan välja att använda en avancerad processnod, vanligtvis 40 nm, även om dagens linjebredder ofta är ännu mindre. Det gör att vi kan erbjuda produkter med en hög grad av periferiintegration – här ingår flashminne på 2 Mbyte eller mer – och hög prestanda. Det är inte ovanligt att sådana processer klarar över 200 MHz.

Även om switchströmmen för en sådan process vanligen är mycket låg, någonstans mellan 50 µA/MHz och 100 µA/MHz, så är läckströmmen från varje grind mycket hög vid fina linjebredder. Det resulterar i extremt höga strömmar i standby, vanligtvis mellan 10 µA till 100 µA eller ännu högre.

Om vi vill utveckla kretsar som kombinerar låg läckström med låg ström i standby så måste vi vanligtvis välja större processgeometrier. Nackdelen är att det begränsar både prestanda och möjligheten att integrera mycket minne och andra periferienheter. I figur 1 kan du se det typiska värdet som går att uppnå för en rad olika processtekniker som finns på marknaden idag.

Renesas har utvecklat en ny halvledarprocess kallad Silicon on Thin Buried Oxide, SOTB, för att hantera detta. Utvecklingen har skett inom LEAP, kort för Low power Electronics Association and Project, som är ett initiativ från den japanska regeringen.

De speciella egenskaperna hos den nya processen gör att det går att undvika beroendet mellan processgeometri och effektförbrukning. Därmed kan vi designa kretsar som kombinerar den lägsta aktiva strömmen med mycket låga läckströmmar.

SOTB-processen gör även att vi får hög prestanda, liksom stora minnen och många periferienheter. I figur 2 kan de se en jämförelse mellan SOTB och andra processer.

Ett av de stora genombrotten har varit möjligheten att skapa en hybridstruktur i kisel (se figur 3). Den kombinerar fördelarna hos den nya SOTB-processen med befintliga standardtekniker i samma konstruktion. På så sätt blir det möjligt att utnyttja styrkorna hos de båda teknologierna i samma krets.

Det innebär att vi kan använda SOTB-tekniken i delar av konstruktionen där det krävs extremt låg energiförbrukning, men vi kan fortfarande använda standardteknik för funktioner som in- och utgångar och analogt. En annan fördel är att konstruktörerna kan fortsätta att arbeta med enheter som har liknande elektriska egenskaper som de styrkretsar som de sedan tidigare är bekanta med.

Bilden på hybridstrukturen i figur 3 visar också några av fördelarna hos grindstrukturen i SOTB-processen. I en traditionell grindkonstruktion måste vi injicera föroreningar i kanalen eller dopa kislet med atomer under tillverkningsprocessen för att grinden ska kunna leda.

Det är extremt svårt att styra exakt hur många atomer som injiceras i varje grind. Det är särskilt utmanande vid finare processgeometrier, eftersom antalet atomer då är mycket litet – ibland handlar det bara om cirka 100 atomer som ska injiceras. Det betyder att det kan bli stor variation i ­antalet dopningsatomer i de olika grindarna, ­vilket medför att grindarna i en och samma ­enhet får väldigt olika switchegenskaper.

SOTB har en grindkonstruktion där kanalen inte dopas. Istället styrs grindens egenskaper av det extremt tunna isolerande skiktet (SOI-lagret i figur 3). Med modern processteknik kan detta göras extremt välkontrollerat och det blir hög repeterbart över hela ytan. Detta betyder att variationen mellan de olika grindarna blir mycket lägre än då traditionella grindkonstruktioner används. Det gör i sin tur att det går att skruva ner arbetsspänningen markant, och därmed energin som krävs för att switcha grinden.

Ytterligare en fördel med SOTB-tekniken är att det går att lägga på en negativ spänning på varje grind. Det tillåter oss att styra spänningströskeln för att en grind ska switcha. Det kan antingen ske individuellt för varje grind eller över hela enheten.

I figur 4 visar vi en jämförelse mellan chip som är tillverkade i en SOTB-process och chip tillverkade i en standardprocess i kisel. Den röda linjen visar området inom vilket ett typiskt chip implementerat i en bulkprocess kommer att switcha. Figuren visar hur tröskelspänningen hos en miljon transistorer på ett och samma testchip varierar. Det går att se att de bästa grindarna kommer att switcha vid cirka 0,3 V, medan de sämsta switchar någonstans runt 0,7 V. För att kunna garantera säker drift hos varje transistor måste vi arbeta med spänningar som ligger klart över 1,0 V. Det har i sin tur en direkt inverkan på strömmen som chipet förbrukar.

Den blå linjen i samma figur visar karakteristiken hos SOTB-grinden. Här är variationen i tröskelspänning betydligt mindre, och switchningen sker inom ett betydligt smalare spänningsområde. Det innebär att chip som är tillverkade i en SOTB-process kan drivas vid en lägre spänning och fortfarande garantera att varje grind fungerar korrekt, vilket minskar den aktiva energiförbrukningen radikalt.

Den gröna linjen i figur 4 visar hur det ser ut när grindarna i en SOTB-process drivs med en negativ spänning (är backspända). Här kan vi styra läckströmmen hos varje enskild grind – med andra ord, vi kan låta hela eller delar av chipet arbeta i ett tillstånd med extremt låg läckström, vilket kraftigt minskar strömmen i standby.

Den nya processen gör att vi kan utveckla en helt ny generation av styrkretsar som kan kombinera och dra nytta av de bästa egenskaperna som en process med fina geometrier ger och de bästa egenskaperna som en process med större geometrier ger.

Renesas har utvecklat en första styrkrets i SOTB. Den kombinerar en Cortex M0+-­kärna som klockas upp till 64 MHz med en stor mängd periferienheter, upp till 1,5 Mbyte flash och 256 kbyte SRAM.

Den första kretsen – Renesas R7F0E017 – har prestanda enligt nedan:

  • aktiv ström på 20 µA/MHz
  • standbyström på 140 nA
  • AD-omvandling vid 3 µA
  • 256 kbyte SRAM med en standbyström på 1 nA/kbyte

Framtida kretsar tillverkade i den nya processen kommer att kunna erbjuda ännu lägre effektförbrukning.

Figur 5 visar en sammanställning över funktionerna hos R7F0E017. Kretsen kombinerar ett stort integrerat flashminne och SRAM med mycket låg effektförbrukning. Den passar väl för ett brett spektrum av tillämpningar, där wearables, konsumentprodukter samt industriella och medicinska är några exempel.

Det passar även bra att använda SOTB-processen för kretsar som ska skörda sin ­energi från omgivningen. Med detta i åtanke har R7F0E017 även bestyckats med en ­speciell styrenhet för energiskördning. Det gör att kretsen kan hämta energi från en mängd olika förnybara energikällor, men också att den automatiskt kan styra ett externt laddningsbart batteri eller en superkondensator.

Hittills har prover av R7F0E017 samt en komplett serie med utvecklingsverktyg släppts till betakunder. Planen är att allmänna prover ska finnas tillgängliga under fjärde kvartalet 2019.

Den nya halvledarprocessen kommer att bana väg för en helt ny klass av extremt energisnåla styrkretsar som passar i nästa generation av uppkopplade tillämpningar. Till detta kommer också att den bäddar för nya typer av energiskördande lösningar som kan hantera utmaningarna som vi ser i många av dagens lågeffektstillämpningar.n

MER LÄSNING:
 
Branschens egen tidning
För dig i branschen kostar det inget att prenumerera på vårt snygga pappers­magasin.

Klicka här!
SENASTE KOMMENTARER
Kommentarer via Disqus

Vi gör Elektroniktidningen

Anne-Charlotte Sparrvik

Anne-Charlotte
Sparrvik

+46(0)734-171099 ac@etn.se
(sälj och marknads­föring)
Per Henricsson

Per
Henricsson
+46(0)734-171303 per@etn.se
(redaktion)

Anna Wennberg

Anna
Wennberg
+46(0)734-171311 anna@etn.se
(redaktion)

Jan Tångring

Jan
Tångring
+46(0)734-171309 jan@etn.se
(redaktion)